Altera
Un article de Wikipédia, l'encyclopédie libre.
 |
Cet article est une ébauche concernant l’électronique.
Vous pouvez partager vos connaissances en l’améliorant (comment ?) selon les recommandations des projets correspondants.
Consultez la liste des tâches à accomplir en page de discussion. |
Altera Corporation
| Création | 1983 |
|---|---|
| Dates clés | 1989 : introduction en bourse |
| Personnages clés | John P. Daane CEO Jordan Plosky |
| Forme juridique | Société anonyme avec PDG et Conseil d'administration |
|---|---|
| Slogan | Altera, the leader in programmable logic |
| Siège social | 101 Innovation Drive San Jose, Californie  États-Unis |
| Activité | Semi-conducteurs |
| Produits | FPGA, CPLD, Embedded Processors, ASIC |
| Effectif | 2 600 employés en 2006 |
| Site web | (en) www.altera.com |
| Chiffre d’affaires | 1,29 milliard $ en 2006 |
|---|
Altera NASDAQ : ALTR est un fabricant de composants reprogrammables (FPGA, CPLD). Dans ce domaine, il est en concurrence avec Xilinx, Actel, Lattice ou encore Atmel. Altera est aussi à l'origine du processeur softcore NIOS et du bus Avalon.
Sommaire
Produits[modifier | modifier le code]
FPGA hautes performances[modifier | modifier le code]
| Nom complet | Introduction | Technologie | Remarques |
|---|---|---|---|
| Stratix | 11 février 2002 | 130nm | |
| Stratix GX | 4 novembre 2002 | 130nm | |
| Stratix II | 2 février 2004 | 90nm | |
| Stratix II GX | 24 octobre 2005 | 90nm | |
| Stratix III | 8 novembre 2006 | 65nm | |
| Stratix IV | 18 mai 2008 | 40nm | |
| Stratix V | 26 juillet 2010 | 28nm |
FPGA polyvalent[modifier | modifier le code]
| Nom complet | Introduction | Technologie | Remarques |
|---|---|---|---|
| Arria GX | 8 mai 2007 | 90nm | |
| Arria II GX | 2009 | 40nm | |
| Arria II GZ | 2010 | 40nm | |
| Arria V | 2011 | 28nm |
FPGA de grande série[modifier | modifier le code]
| Nom complet | Introduction | Technologie | Remarques |
|---|---|---|---|
| Cyclone | 23 septembre 2002 | 130nm | |
| Cyclone II | 28 juin 2004 | 90nm | |
| Cyclone III | 19 mars 2007 | 65nm | |
| Cyclone IV | 2009 | 60nm | |
| Cyclone V | 2011 | 28nm |
ASIC structurés[modifier | modifier le code]
| Nom complet | Introduction | Technologie | Remarques |
|---|---|---|---|
| HardCopy APEX | 2001 | 180nm | |
| HardCopy Stratix | 2003 | 130nm | |
| HardCopy II | 2005 | 90nm | |
| HardCopy III | 2008 | 40nm | |
| HardCopy IV | 18 mai 2008 | 40nm | |
| HardCopy V | 2010 | 28nm |
CPLD[modifier | modifier le code]
- MAX 3000A
- MAX 7000 : annoncé en 1991
- MAX II : annoncé 2004
- MAX IIZ : annoncé le 8 mars 2007
- MAX V : annoncé le 6 décembre 2010
Bus Avalon[modifier | modifier le code]
Avalon est un bus informatique développé par la société Altera et destiné à l'implémentation sur du matériel programmable (FPGA). Ses principaux atouts sont la simplicité de son architecture, une conception prévue pour optimiser l'utilisation des ressources matérielles et un support multimaître. Le bus Avalon est utilisé par la famille des processeurs softcore NIOS qui ont été conçus par Altera.
Voir aussi[modifier | modifier le code]
Liens externes[modifier | modifier le code]
- (en) Site d'Altera
- Processeur NIOS
- (en) [PDF] Spécification officielle du bus Avalon (site d'Altera)
